Photo 1 sur 1

Vous en avez un à vendre?

Vendez le vôtre

Conception de puce pour Submicron VLSI : disposition et simulation CMOS - couverture rigide - BON

État :

Bon

Quantité :

2 disponibles

Prix :

209,37 $US

Environ286,89 $C

Ayez l'esprit tranquille. Expédition et renvois gratuits.

Expédition :

Sans frais Expédition au tarif économique. En savoir plussur l'expédition

Lieu : Montgomery, Illinois, États-Unis

Livraison :

Livraison prévue entre le ven. 28 juin et le mar. 2 juil. à 43230

Renvois :

Renvoi sous 30jours. Le vendeur paie les frais de renvoi. En savoir plus- pour en savoir plus sur les renvois

Paiements :

Magasinez en toute confiance

Garantie de remboursement eBay

Recevez l'objet commandé ou obtenez un remboursement.

En savoir plusGarantie de remboursement eBay - s'ouvre dans une nouvelle fenêtre ou un nouvel onglet

Informations sur le vendeur

second.sale (3373198)
98,2% d'évaluations positives

Inscrit comme vendeur professionnel

Signaler cet objet - s'ouvre dans une nouvelle fenêtre ou un nouvel onglet

Le vendeur assume l'entière responsabilité de cette annonce.

Numéro de l'objet eBay :276400093902

Dernière mise à jour : juin 22, 2024 10:53:36 HAEAfficher toutes les modificationsAfficher toutes les modifications

Caractéristiques de l'objet

État: Bon: Un livre qui a été lu, mais qui est en bon état. La couverture présente des dommages infimes, ... Bon: Un livre qui a été lu, mais qui est en bon état. La couverture présente des dommages infimes, par exemple des éraflures, mais aucun trou ni aucune déchirure. Dans le cas des livres à reliure, la jaquette peut ne pas être incluse. La reliure présente des traces d'usure minimes. La plupart des pages ne sont pas endommagées et les plis, les déchirures, les passages soulignés ou surlignés et les inscriptions en marge sont minimes. Il n'y a aucune page manquante. Afficher toutes les définitions d'état(s'ouvre dans une nouvelle fenêtre ou un nouvel onglet)

Brand: Unbranded

Book Title: Chip Design for Submicron VLSI: CMOS Layout and Simulation

MPN: Does not apply

ISBN: 9780534466299

Subject Area: Technology & Engineering

Publication Name: Chip Design for Submicron Vlsi: Cmos Layout and Simulation

Publisher: Course Technology

Item Length: 9.2 in

Subject: Electronics / Circuits / Vlsi & Ulsi, Electrical

Publication Year: 2005

Type: Textbook

Format: Hardcover

Language: English

Item Height: 0.9 in

Author: John P. Uyemura

Features: Revised

Item Weight: 36.1 Oz

Item Width: 8.2 in

Number of Pages: 411 Pages

À propos de ce produit

Product Information

The text is organized around first introducing the global view of digital integrated circuit design, VLSI and design automation, and then sequentially developing the topics from the materials and devices level, up through the circuits and then system level. This mirrors the structural hierarchy of the chip design field itself. While building a solid foundation and reference for the chip design, it integrates the discussion with hands-on examples of the design automation software, included in the book, to illustrate not only the layout and simulation concepts, but also how an industry designer would put them into practice. Both theory and application are effectively integrated into a cohesive treatment of the subject and art of chip design.

Product Identifiers

Publisher

Course Technology

ISBN-10

053446629x

ISBN-13

9780534466299

eBay Product ID (ePID)

7038684947

Product Key Features

Number of Pages

411 Pages

Language

English

Publication Name

Chip Design for Submicron Vlsi: Cmos Layout and Simulation

Publication Year

2005

Subject

Electronics / Circuits / Vlsi & Ulsi, Electrical

Features

Revised

Type

Textbook

Subject Area

Technology & Engineering

Author

John P. Uyemura

Format

Hardcover

Dimensions

Item Height

0.9 in

Item Weight

36.1 Oz

Item Length

9.2 in

Item Width

8.2 in

Additional Product Features

Edition Number

LCCN

2004-117356

Dewey Edition

Target Audience

College Audience

Illustrated

Yes

Dewey Decimal

621.3815

Edition Description

Revised Edition

Lc Classification Number

Tk7871.99.M44u9195

Table of Content

Chapter 1. Installing the Microwind Software 1.1 Getting Started 1.2 Exploring Microwind 1.3 Installing Dsch 1.4 Plan of the Book 1.5 Some Important Details 1.6 References Chapter 2. Views of a Chip 2.1 The Design Hierarchy 2.2 Integrated Circuit Layers 2.3 Photolithography and Patter Transfer 2.4 Planarization 2.5 Electrical Characteristics 2.6 Silicon Characteristics 2.7 Overview of Layout Design 2.8 References 2.9 Exercises Chapter 3. CMOS Technology 3.1 Meet the MOSFETs 3.2 CMOS Fabrication 3.3 Submicron CMOS Processes 3.4 Process Technologies in Microwind 3.5 Masks and Layout 3.6 The Microwind MOS Generator 3.7 Chapter Summary and Roadmap 3.8 References 3.9 Exercises Chapter 4. Using a Layout Editor 4.1 Lambda-Based Layout 4.2 Rectangles and Polygons 4.3 The MOS Generator Revisited 4.4 Summary 4.5 Exercises Chapter 5. CMOS Design Rules 5.1 Types of Rules 5.2 The SCMOS Design Rule Set 5.3 FET Layout 5.4 References 5.5 Exercises Chapter 6. MOSFETs 6.1 MOSFET Operation 6.2 MOSFET Switch Models 6.3 The Square Law Model 6.4 MOSFET Parasitics 6.5 Comments on Devise Layout 6.6 References 6.7 Exercises Chapter 7. MOSFET Modeling with SPICE 7.1 SPICE Levels 7.2 MOSFET Modeling in Microwind 7.3 Circuit Extraction 7.4 Microwind Level 3 and BSIM4 Equations 7.5 References 7.6 Exercises Chapter 8. CMOS Logic Gates 8.1 The Inverter 8.2 NAND and NOR Gates 8.3 Complex Logic Gates 8.4 The Microwind Compile Command 8.5 Tri-State Circuits 8.6 Large FETs 8.7 Transmission Gates and Pass Logic 8.8 References 8.9 Exercises Chapter 9. Standard Cell Design 9.1 Cell Hierarchies 9.2 Cell Libraries 9.3 Library Entries 9.4 Cell Shapes and Floor Planning 9.5 References 9.6 Exercises Chapter 10. Storage Elements 10.1 SR Latch 10.2 Bit-level Register 10.3 D-type Flip Flop 10.4 Dynamic DFF 10.5 The Static RAM Cell 10.6 References 10.7 Exercises Chapter 11. Dynamic Logic Circuits 11.1 Basic Dynamic Logic Gates 11.2 Domino Logic 11.3 Self-Resetting Logic 11.4 Dynamic Memories 11.5 References 11.6 Exercises Chapter 12. Interconnects 12.1 Modeling an Isolated Line 12.2 Long Interconnects 12.3 Crosstalk Capacitances 12.4 Interconnect Wiring Tools 12.5 General Routing Techniques 12.6 References 12.7 Exercises Chapter 13. System Layout 13.1 Power Supply Distribution 13.2 Pad Generation 13.3 Input and Output Circuits 13.4 The Logo Generator 13.5 References 13.6 Exercises Chapter 14. SOI Technology 14.1 Modern SOI CMOS 14.2 Why SOI? 14.3 Problems with SOI 14.4 SOI in Microwind 14.5 References 14.6 Exercises Chapter 15. Digital System Design 1 15.1 A First Look 15.2 Editing Features 15.3 Creating a Logic Schematic 15.4 Simulating a Logic Design 15.5 Creating a Macro Symbol 15.6 Creating A Verilog Listing 15.7 The DSCH-Microwind Design Flow 15.8 Using a Design Toolset 15.9 MOSFETs in Dsch 15.10 References 15.11 Exercises Chapter 16. Digital System Design 2 16.1 A 4-bit Binary Adder 16.2 Carry Lookahead Adder 16.3 Pipeline Register 16.4 Divide-by-N Circuit 16.5 Binary Counter 16.6 Summary 16.7 References 16.8 Exercises Chapter 17. Capacitors and Inductors 17.1 Integrated Capacitors 17.2 Integrated Inductors 17.3 References 17.4 Exercises Chapter 18. Analog CMOS Circuits 18.1 Simple Amplifiers 18.2 MOSFETs 18.3 Resistors 18.4 Signal Wiring 18.5 Summary 18.6 References 18.7 Exercises Appendix 1. Microwind Command Summary A.1 File A.2 View A.3 Edit A.4 Simulate A.5 Compile A.6 Analysis A.7 Help A.8 Menu Bar A.9 Other Screens Appendix 2. Microwind CMOS Technology Files Index

2006

Description de l'objet du vendeur

Le vendeur assume l'entière responsabilité de cette annonce.

Numéro de l'objet eBay :276400093902

Dernière mise à jour : juin 22, 2024 10:53:36 HAEAfficher toutes les modificationsAfficher toutes les modifications

Expédition et manutention

Lieu où se trouve l'objet :

Montgomery, Illinois, États-Unis

Expédition :

Canada, Mexique, États-Unis

Lieux exclus :

Afrique, Amérique centrale et Caraïbes, Amérique du Sud, Asie, Asie du Sud-Est, Barbade, Bermudes, Europe, Groenland, Guadeloupe, Guyane française, Libye, Martinique, Moyen-Orient, Nouvelle-Calédonie, Océanie, Polynésie française, Russie, Réunion, Saint-Pierre-et-Miquelon, Ukraine, Venezuela

Expédition et manutention	Chaque objet supplémentaire	À	Service	Livraison*Voir les remarques sur la livraison
Expédition sans frais	Sans frais	États-Unis	Expédition au tarif économique (USPS Media MailTM)	Livraison prévue entre le ven. 28 juin et le mar. 2 juil. à 43230
4,95 $US (environ 6,78 $C)	4,95 $US (environ 6,78 $C)	États-Unis	Expédition standard (DGM SmartMail Expedited)	Livraison prévue entre le mer. 26 juin et le ven. 28 juin à 43230
10,95 $US (environ 15,00 $C)	10,95 $US (environ 15,00 $C)	États-Unis	Expédition accélérée (FedEx 2Day®)	Livraison prévue entre le mar. 25 juin et le mer. 26 juin à 43230

*Les dates de livraison approximatives – s'ouvre dans une nouvelle fenêtre ou un nouvel onglet tiennent compte du délai de manutention du vendeur, du code postal de l'expéditeur, du code postal du destinataire et de l'heure de l'acceptation et dépendent du service d'expédition sélectionné et de la réception du paiement. Les délais de livraison peuvent varier, particulièrement lors de périodes achalandées.Remarques - Livraison *Les dates de livraison approximatives tiennent compte du délai de manutention du vendeur, du code postal de l'expéditeur, du code postal du destinataire et de l'heure de l'acceptation et dépendent du service d'expédition sélectionné et de la réception du paiement. Les délais de livraison peuvent varier, particulièrement lors de périodes achalandées.

Délai de manutention

Expédition dans les 1 jours ouvrables après réception du paiement.

Taxes

Le vendeur facture une taxe de vente dans